剖析取樣器測試操作原理 有效處理高速類比訊號輸出

作者: 翁立昌 / 許文景 / 鄭吉成
2007 年 03 月 02 日
大多數的數位訊號處理書籍在論及低值取樣 (Under Sampling)時多半認為是一種造成疊化(Aliasing)的錯誤現象,是訊號處理過程中應該極力避免的,然而在混合訊號晶片測試、更高頻的射頻 (RF)以及微波測試領域,應用低值取樣原理可有效降低儀器的訊號取樣頻率,至於疊化產生的影響則可透過小心的輸入訊號安排及輸出訊號分析加以消除。本文主要介紹一種利用低值取樣原理進行晶片輸出訊號取樣的儀器—取樣器(Sampler),除介紹取樣器功能及測試流程,並解釋低值取樣對於分立頻譜...
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

從磊晶與製程下手 UV LED追求更高發光效率

2005 年 04 月 29 日

SoC設計探索:善用新一代硬體描述語言SystemC 軟硬體共同模擬加速產品上市

2005 年 08 月 12 日

改善多相位PWM暫態響應效能 LTB技術降低系統成本

2007 年 08 月 20 日

塑膠基板/封裝技術躍進 曲面螢幕強化可撓與耐用性

2014 年 05 月 05 日

高整合MCU/77GHz收發器護航 雷達系統提升汽車安全

2014 年 05 月 12 日

Wi-Fi 6引領無線物聯網起飛 掃除技術與應用障礙(2)

2023 年 06 月 07 日
前一篇
AnalogicTech發表電源管理IC- AAT1275
下一篇
2.5MHz/40V降壓轉換器提供1.4安培電流